Апаратний склад системи трансивера

Кожен високошвидкісний{0}}приймач містить два канали: передавач і приймач. Передавач і приймач складаються з підрівня фізичного кодування (PCS, p-field si-підрівень кодування) і додаткового підрівня фізичного середовища (PMA, фізичний-cal). медіа додатковий підрівень) складається з двох частин.

PCS включає в себе жорстку{0}}реалізацію цифрових функцій у трансиверах, сумісних з підтримуваними протоколами, канали передачі включають FIFO фазової компенсації, серіалізатор байтів, кодер 8B/10B та інші модулі; Канали прийому включають вирівнювач слів, FIFO узгодження швидкості, декодер 8B/10B, десеріалізатор байтів, секвенсор байтів, FIFO компенсації фази та інші модулі.

PMA включає аналогову схему для буферів вводу-виводу, CDR, серіалізатора/десеріализатора (SER/DES) і програмованого попереднього{0}}наголошування та вирівнювання для оптимізації продуктивності послідовного шляху даних.

Коли канал приймача пристрою працює, вихідні паралельні дані в архітектурі FPGA передаються через PCS і PMA передавача і, нарешті, перетворюються в послідовні дані та надсилаються. Отримані вхідні послідовні дані передаються на FP у форматі послідовного даних через обробку приймача PMA і PCS для виконання наступного кроку обробки.